|uart_top clk => clk.IN1 rst_n => rst_n.IN3 clk_uart_tx <= clk_uart_tx.DB_MAX_OUTPUT_PORT_TYPE tx_pin <= uart_tx:uart_tx_c0.tx_out tx_busy <= uart_tx:uart_tx_c0.tx_busy rx_pin => rx_pin.IN1 rx_data[0] <= uart_rx:uart_rx_c0.rx_data rx_data[1] <= uart_rx:uart_rx_c0.rx_data rx_data[2] <= uart_rx:uart_rx_c0.rx_data rx_data[3] <= uart_rx:uart_rx_c0.rx_data rx_data[4] <= uart_rx:uart_rx_c0.rx_data rx_data[5] <= uart_rx:uart_rx_c0.rx_data rx_data[6] <= uart_rx:uart_rx_c0.rx_data rx_data[7] <= uart_rx:uart_rx_c0.rx_data rx_rdy <= uart_rx:uart_rx_c0.rx_rdy |uart_top|div_clk:uart_div_c0 clk => clk_div~reg0.CLK clk => count[0].CLK clk => count[1].CLK clk => count[2].CLK clk => count[3].CLK clk => count[4].CLK clk => count[5].CLK rst_n => clk_div~reg0.ACLR rst_n => count[0].ACLR rst_n => count[1].ACLR rst_n => count[2].ACLR rst_n => count[3].ACLR rst_n => count[4].ACLR rst_n => count[5].ACLR clk_div <= clk_div~reg0.DB_MAX_OUTPUT_PORT_TYPE |uart_top|uart_tx:uart_tx_c0 clk => cnt[0].CLK clk => cnt[1].CLK clk => cnt[2].CLK clk => cnt[3].CLK clk => tx_out~reg0.CLK clk => state~1.DATAIN rst_n => cnt[0].ACLR rst_n => cnt[1].ACLR rst_n => cnt[2].ACLR rst_n => cnt[3].ACLR rst_n => tx_out~reg0.PRESET rst_n => state~3.DATAIN tx_en => state.OUTPUTSELECT tx_en => state.OUTPUTSELECT tx_en => state.STA_OFF.DATAIN tx_start => Selector2.IN2 tx_start => Selector1.IN1 tx_data[0] => Selector5.IN2 tx_data[1] => Selector3.IN2 tx_data[2] => Selector0.IN2 tx_data[3] => Selector6.IN2 tx_data[4] => Selector7.IN2 tx_data[5] => Selector8.IN2 tx_data[6] => Selector9.IN2 tx_data[7] => Selector10.IN2 tx_busy <= tx_busy.DB_MAX_OUTPUT_PORT_TYPE tx_out <= tx_out~reg0.DB_MAX_OUTPUT_PORT_TYPE |uart_top|uart_rx:uart_rx_c0 clk => rx_rdy~reg0.CLK clk => rx_data[0]~reg0.CLK clk => rx_data[1]~reg0.CLK clk => rx_data[2]~reg0.CLK clk => rx_data[3]~reg0.CLK clk => rx_data[4]~reg0.CLK clk => rx_data[5]~reg0.CLK clk => rx_data[6]~reg0.CLK clk => rx_data[7]~reg0.CLK clk => rx_reg[0].CLK clk => rx_reg[1].CLK clk => rx_reg[2].CLK clk => rx_reg[3].CLK clk => rx_reg[4].CLK clk => rx_reg[5].CLK clk => rx_reg[6].CLK clk => rx_reg[7].CLK clk => rx_cnt[0].CLK clk => rx_cnt[1].CLK clk => rx_cnt[2].CLK clk => rx_cnt[3].CLK clk => state~1.DATAIN rst_n => rx_rdy~reg0.ACLR rst_n => rx_data[0]~reg0.ACLR rst_n => rx_data[1]~reg0.ACLR rst_n => rx_data[2]~reg0.ACLR rst_n => rx_data[3]~reg0.ACLR rst_n => rx_data[4]~reg0.ACLR rst_n => rx_data[5]~reg0.ACLR rst_n => rx_data[6]~reg0.ACLR rst_n => rx_data[7]~reg0.ACLR rst_n => rx_reg[0].ACLR rst_n => rx_reg[1].ACLR rst_n => rx_reg[2].ACLR rst_n => rx_reg[3].ACLR rst_n => rx_reg[4].ACLR rst_n => rx_reg[5].ACLR rst_n => rx_reg[6].ACLR rst_n => rx_reg[7].ACLR rst_n => rx_cnt[0].ACLR rst_n => rx_cnt[1].ACLR rst_n => rx_cnt[2].ACLR rst_n => rx_cnt[3].ACLR rst_n => state~3.DATAIN rx_en => state.OUTPUTSELECT rx_en => state.OUTPUTSELECT rx_en => state.STOP.DATAIN rx => rx_reg.DATAB rx => rx_reg.DATAB rx => rx_reg.DATAB rx => rx_reg.DATAB rx => rx_reg.DATAB rx => rx_reg.DATAB rx => rx_reg.DATAB rx => rx_reg.DATAB rx => Selector0.IN2 rx => Selector1.IN1 rx_rdy <= rx_rdy~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[0] <= rx_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[1] <= rx_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[2] <= rx_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[3] <= rx_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[4] <= rx_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[5] <= rx_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[6] <= rx_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE rx_data[7] <= rx_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE